(54) THIN FILM TRANSISTOR AND MANUFACTURE THEREOF

(43) 17.7.1991 (19) JP (11) 3-165575 (A)


(21) Appl. No. 64-305617 (22) 24.11.1989 (71) NEC CORP (72) KEN SUMIYOSHI

(51) Int. Cl5. H01L29/784

PURPOSE: To reduce an OFF current by a method wherein a non-doped polycrystalline silicon layer 1000nm or below in thickness is provided between a non-doped polycrystalline silicon layer just under a gate electrode and a high concentration doped polycrystalline silicon layer which is made to serve

as a source region or a drain region.

CONSTITUTION: A first polycrystalline silicon thin film 101 to be a channel layer is formed on a substrate. In succession, a gate oxide film 102 is formed on the first polycrystalline silicon thin film 101, and then a gate electrode 103 is built on the gate oxide film 102. Thereafter, an oxide film is formed through a thermal oxidation process, and a source region 104 and a drain region 105 are formed through an ion implantation process. In the ion implantation process concerned, a boundary A of a region where ions are implanted is located outside a point B just under a gate electrode. Then, an insulating film is formed and processed into a wiring electrode 106. On the other hand, the width of a high resistive polycrystalline silicon layer is controlled by the thickness of the oxide film of the gate electrode, so that the high resistive polycrystalline silicon layer can be easily set to lum or below in thickness, in result an OFF current can be made low keeping an ion current high in intensity.



A: substrate, 106: wiring electrode

BEST AVAILABLE COPY

287/66

19日本国特許庁(JP)

①特許出願公開

#### ⑫ 公 開 特 許 公 報 (A)

平3-165575

Sint. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)7月17日

H 01 L 29/784

9056-5F H

H 01 L 29/78

311 H

審査請求 未請求 請求項の数 2 (全4頁)

②特 顧 平1-305617

**②出 顧 平1(1989)11月24日** 

⑫発 明 者 住 吉 研 研 ⑪出 願 人 日本電気株式会社

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

東京都港区芝5丁目7番1号

四代 理 人 弁理士 内原 晋

明細書

発明の名称

薄膜トランジスタとその製造方法

#### 特許請求の範囲

(1) 多結晶シリコンで成るチャネル層を備えている多結晶シリコン薄膜トランジスタにおいて だっち 電極直下のノンドープ多結晶シリコン層と ソース領域あるいはドレイン領域である高濃度ドープ多結晶シリコン層と有することを特徴とした多結晶シリコン薄膜トランジスタ。

(2) チャネル層となる多結晶シリコンを作製した後、該チャネル層上部にゲート酸化膜を形成し、該ゲート酸化膜上部にゲート電極を形成し、該ゲート電極を熱酸化し、イオン注入を行うことによりチャネル層内にドレイン領域とソース領域を作製することを特徴とした多結晶シリコン薄膜トランジスタの製造方法。

発明の詳細な説明

(産業上の利用分野)

本発明は薄膜トランジスタに関するものであ ス

〔従来の技術〕

薄膜トランジスタを用いた密着イメージセンサあるいは液晶表示装置の開発が各所において行われている。薄膜トランジスタは現在では、非晶質シリコンを素材とするものが一般的となりつつある。非晶質シリコンを用いた薄膜トランジスタは移動度が低いが、低いリーク電流を得ることができるためおもに液晶表示装置などに用いられている。

一方、多結晶シリコン薄膜を用いた薄膜トランジスタは大きな移動度を持つため、駆動系を含めた回路構成が可能である。しかしながら、多結晶シリコンを用いた薄膜トランジスタはリーク電流が大きくなりやすいという特徴を有していた。

〔 発明が解決しようとする課題〕

前述した多結晶シリコン薄膜トランジスタのリ 「一ク電波を低く抑えるために、いままでいくつか」 の工夫がなされてきた。

第1に薄膜トランジスタのチャネル層となる多結晶シリコンの膜厚を薄くすることである。この方法は実際にはチャネル層を50 n m以下に設定しなければならず、ソース領域とドレイン領域がコンタクト不良になり易いという欠点を有してい

第2ゲート電極を分割する多ゲート電極構造である。この方法は、ゲート電極を分割することによってドレイン電圧の分割を行うものである。しかしながら、複数のゲート電極を設けなければならないためトランジスタ領域の占有面積が大きくなるという欠点を有していた。

第3に高ドーア低抵抗のソース領域あるいはドレイン領域とノンドーア高抵抗のチャネル領域の間に、低ドーアの領域を挿入する方法である。この構造はLDD構造として知られている。ただし、この構造を作製するためには低ドープ層を作製す

るために新たにフォトリソグラフィー工程ととイオン注入工程が必要である。このため、薄膜トランジスタ作製工程が長くなるという欠点を有して、いた

本発明は上記問題点を解決した低リーク電流の多結晶薄膜トランジスタ及びその製造方法を提供することにある。

#### 〔課題を解決するための手段〕

本発明の多結晶シリコン薄膜トランジスタは、 チャネル層に多結晶シリコン薄膜を用いた多結晶 シリコン薄膜トランジスタにおいて、ゲート電極 直下のノンドープ多結晶シリコン層とソース領域 あるいはドレイン領域である高温度ドープ多結晶 シリコン層との間に厚さ1000nm以下のノン ドープ多結晶シリコン層を有する構成になっている。

本発明の多結晶シリコン薄膜トランジスタを作る製造方法は、チャネル層となる多結晶シリコンを作製した後、該チャネル層上部にゲート酸化膜を形成し、該ゲート酸化膜上部にゲート電極を形

成し、該ゲート電極を無酸化し、イオン注入を行うことによりチャネル層内にドレイン領域とソース領域を作製することから構成される。

#### 〔作用〕

はじめに本発明による薄膜トランジスタの作製 方法について第1図を用いて説明する。はじめに 第1図(a)に示すように、チャネル層となる第 1層多結晶シリコン薄膜101を基板上に形成、 成形する。前記工程の後、第1図(b)に示すよ うに、ゲート酸化膜102を第1層多結晶シリコ ン薄膜に形成する。続いて、第1図(c)に示す ように、ゲート電極103である多結晶シリコン をゲート酸化膜102の上に形成、成形する。前 記工程の後、熱酸化工程により第1図(d)に示 すように酸化膜を形成する。引続き、イオン注入 によりソース領域104とドレイン領域105の 形成を行う。前記イオン注入工程においては、第 1 図 ( d ) に示すようにイオンの打ち込まれる領 域の境界Aが実際のゲート電極直下Bより外側に なる。ゲート電極となる多結晶シリコンを無酸化 することによるゲート電極側面の酸化膜が存在するためである。この後、第1図(e)に示すように絶縁膜を形成、加工し、第1図(f)に示すように配線電極106を形成する。

本発明の多結晶シリコン薄膜トランジスタを第2図を用いて説明する。第2図に示すようにソース領域201あるいはドレイン領域202とゲート電極204直下のチャネル領域の間にイオン注入していない高抵抗多結晶シリコン層203が存在することである。

通常のフォトリン層を行動した。 は抗多結晶シリコン層を作製すにはないのでは、 にはなり、このため、がでは、 をは、 は抗多結晶シリコンをは、 は抗多にはないでは、 はないでは、 はないのに、 はないの

#### 特開平3-165575 (3)

電極の酸化膜厚によって制御することができるため容易に1μm以下の値に設定することができる。このため、高いオン電流を保ったままオフ電流を低く抑えることができる。また、高抵抗多結晶シリコン層を設けるために新たにフォトリソグラフィー工程を追加する必要がない。

#### (実施例)

aを300nm形成する。前記工程の後、イオン 注入を行い1×10<sup>15cm-2</sup>のリンを打ち込み形成 一ス領域304及びドレイン領域305を形数化学 る。前記工程の後、気相化学反応よりり以来を リコン膜を厚さ500nm形成し、フォトリッチ ラフィー工程によりコンタクトホール 310 に示すように形成する。前記工程の 後、第3図(1)に示すように配線 してアル ラフィー工程を経て成形、ドレイ電極307と メース電極306を形成する。前記工程の後、水素放電に曝す。


比較のために、第4図に示すような従来技術による多結品薄膜トランジスタを作製した。第3図( f ) に示す本発明の薄膜トランジスタ 医従来技術による第4図に示す薄膜トランジスタ両者の特性を第5図に示す。第5図に示すように本発明の薄膜トランジスタ構造においてはオフ電流が低減されていることが分かる。

#### 図面の簡単な説明


第1図は、本発明の多結晶シリコン薄膜トランジスタの製造方法を説明するための図。第2図は、本発明の多結晶シリコン薄膜トランジスタを説明するための図。第3図は、本発明の実施例を説明するための図。第4図は、本発明と実施例と比較するために作製した従来技術による多結晶シリコン薄膜トランジストタの断面図。第5図は、本発明と従来技術による多結晶薄膜トランジスタの特性図。

1 0 1 … 第 1 層多結晶シリコン層、 1 0 2 … ゲート酸化膜、 1 0 3 … ゲート電極、 1 0 4 ソース電極、 1 0 5 … ドレイン電極、 1 0 6 … 配線電極、 2 0 1 … ソース領域、 2 0 2 … ドレイン領域、 2 0 3 … 高抵抗多結晶シリコン層、 2 0 4 … ゲート電極、 3 0 1 … 多結晶シリコン薄膜、 3 0 2 … ゲート酸化膜、 3 0 3 … ゲート電極、 3 0 4 … ソース領域、 3 0 5 … ドレイン領域、 3 0 6 … ソース電極。


阳人 弁理士 内 原 晋





#### 特開平3-165575 (4)



2







## BEST AVAILABLE COPY

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

### IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.